(11)Publication number:

06-090126

(43)Date of publication of application: 29.03.1994

(51)Int.Cl.

H03G 11/04 H03K 17/60 HO4N 5/18

(21)Application number: 04-239465 (22)Date of filing:

08.09.1992


(71)Applicant : NEC CORP

(72)Inventor: YAMAJI HIROCHIKA

## (54) ANALOG SWITCH CIRCUIT

(57)Abstract:

PURPOSE: To provide the analog switch circuit which can improve the accuracy of a DC characteristic by securing the reference voltage level (black level) of a switched analog output signal without fluctuating it. CONSTITUTION: The analog signals of two systems are fetched from buffer circuits 1 and 2 of PNP transistors as inputs. Switch circuits 3 and 4 are provided with voltage setting diode circuits composed of PNP transistors provided with the same characteristics as the transistors used for the buffer circuits 1 and 2. The analog signals of both of the systems switched by those switch circuits 3 and 4 are added by an adder circuit 5 and outputted. The ON/OFF of the switch circuits 3 and 4 is controlled by a signal generating circuit 6.



## LEGAL STATUS

[Date of request for examination]

20.12.1996

Date of sending the examiner's decision of

27.10.1998

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Date of extinction of right

\* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation. 1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

## CLAIMS

[Claim(s)]

[Claim 1] The analog switch circuit characterized by having the buffer circuit which incorporates two or more analog signals as an input, the transistor which used for said buffer circuit and the switching circuit equipped with the electrical-potential-difference setting diode circuit with the transistor of this property, and the adder circuit with which the analog signal of each network switched in said switching circuit is doubled.

[Translation done.]

\* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

## DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the analog switch circuit which secures especially the DC characteristic of an output signal by opening and closing the analog information used as a signal about the switch to which a required signal is made to transmit. [0002]

[Description of the Prior Art] An analog switch opens and closes the analog information used as a signal, transmits a required signal, and has the switch of the series pass mold using a mechanical relay etc., and the shunt mold using a semi-conductor property fundamentally. It is in use in the circuit which the shunt mold switch using a bipolar transistor has the following merits in it, and treats a weak-electric-current style.

- Compared with the switch of a mechanical relay, a switch rate is quick.
- Compared with FET and a high-speed diode bridge configuration, it is a cheap and simple configuration.
- The on resistance at the time of a switch is low.
- The drive approach is easy.

[0003] Next, the conventional example of a circuit is explained with reference to a drawing. It is the circuit diagram of the shunt mold switching circuit where <u>drawing 3</u> was equipped with the circuit diagram of the shunt mold transistor switching circuit of the conventional example, and <u>drawing 4</u> was equipped with the fixed bias voltage of the conventional example.

[0004] First, the fundamental configuration of the shunt mold switch using a bipolar transistor is shown in drawing 3.

[0005] In this circuit, an input signal is transmitted to an output at the time of Transistor OFF (switch ON), an output terminal connects too hastily at the time of Transistor ON, and an input

signal is not transmitted to an output (switch OFF).

[0006] Moreover, ON/OFF of the transistor of this circuit is controlled by the signal of TTL level. Based on this circuitry, two analog signals are switched and the circuitry which can perform the analog signal output which secured the DC characteristic in the circuit which outputs and transmits one one of signals is shown in drawing 4.

[0007] This circuit uses partial pressure resistance and a capacitor for the transistor of switching, gives fixed offset voltage, holds the voltage level at the time (switch OFF) of Transistor ON, and makes the signal which secured the DC characteristic output. [0008]

[Problem(s) to be Solved by the Invention] By the conventional circuitry mentioned above. considering the DC characteristic of the analog output signal after being switched, there is a fault that residual voltage (offset voltage) occurs without setting VCE of a transistor to 0V, at the time (switch OFF) of Transistor ON, and a DC characteristic cannot be secured in a transistor switching circuit like drawing 3 at it. Although the switching circuit configuration which gives fixed bias voltage to the transistor of the switching shown in drawing 4 as the improvement can be considered, there is instability of the maintenance voltage level under dispersion in the precision of partial pressure resistance, the effect of the integrating circuit in the internal resistance of a capacitor and a transistor, etc., and it has not resulted until it raises the precision of a DC characteristic. When the phenomenon was considered with the equipment by the circuitry, for example an analog signal is used as a video video signal. By the case where other image screens are inserted in and displayed on a certain field in one image screen with two video video signals (superimposition etc.) The problem which whose black level in a screen does not suit but changes brightness by the difference between each two DC characteristics generates the fitting screen of the video signal which it was switched by the above-mentioned circuitry and outputted. The purpose of this invention cancels the above-mentioned fault, and the reference voltage level (black level) of the analog output signal after being switched is secured without fluctuation, and is to offer the analog switch circuit of the configuration of the analog switch circuit which can raise the precision of a DC characteristic. [0009]

[Means for Solving the Problem] The analog switch circuit of this invention has the buffer circuit which incorporates two or more analog signals as an input, the transistor which used for the buffer circuit and the switching circuit equipped with the electrical-potential-difference setting diode circuit with the transistor of this property, and the adder circuit with which the analog signal of each network switched in the switching circuit is doubled.

[Function] As for the signal from the buffer circuit which incorporates the analog signal of each network as an input, the following output signals are acquired by the means of the abovementioned circuitry.

[0010] The output signal by switching can always secure a DC characteristic to the bias voltage value of a buffer circuit by treating the same fixed voltage-level value as the bias voltage between base emitters of a buffer circuit as bias voltage of a switching circuit by the diode circuit of the transistor used for the buffer circuit, and the transistor of this property. Therefore, in the time of the switch OFF of a switching circuit, the bias voltage value of a buffer circuit is always outputted. the transistor which used for the buffer circuit the analog signal of each network with which the DC characteristic was secured after switching — KOMPURIMENTARI (complementary symmetry) — it acts so that the output of the analog signal with which DC level of criteria is not changed can be taken out by the adder circuit of the buffer configuration using a transistor.

[Example] Next, the example of this invention is explained with reference to a drawing. [0012] Drawing 1 is the circuit diagram of the analog switch circuit of one example of this invention. In drawing 1, the analog switch circuit of this example consists of the buffer circuits 1 and 2 of the PNP transistor which incorporates two analog signals as an input, the transistor used for buffer circuits 1 and 2 and the switching circuits 3 and 4 equipped with the electrical-potential-difference setting diode circuit by the PNP transistor of this property, an adversarial circuit by the PNP transistor of this property, and so the property and property and

5 with which the analog signal of each switched network is doubled, and a signal generating circuit 6 which controls ON/OFF of a transistor.

[0013] Based on the circuitry of this example shown in <u>drawing 1</u>, it explains below using the signal wave form which shows the outline of switching of operation in drawing 2.

[0014] Drawing 2 is drawing showing the signal wave form of the switching operation of the analog switch circuit of this example. Two analog signal wave (1) and (2) are set to output signal wave (3) and (4) by the buffer circuits 1 and 2 incorporated as an input. Here, the analog signal by which the pedestal (black level) clamp is carried out for example, with the video video signal is used for a signal wave form (1) and (2). Moreover, a signal wave form (3) and (4) become the wave which applied 0.65V bias voltage to the pedestal (black level) clamp voltage level for the emitter follower output of a PNP transistor (a VBE electrical potential difference is set up with 0.65V here). A signal wave form (3) and (4) by the diode circuit of the transistor used for buffer circuits 1 and 2, and the PNP transistor of this property Treat the same fixed voltage-level value (0.65V) as the bias voltage between base emitters of buffer circuits 1 and 2 as bias voltage of switching circuits 3 and 4, and it corresponds to ON/OFF of a switching circuit. The signal wave form (5) where pedestal (black level) level was always secured to the bias voltage value of 0.65V, and (6) are outputted. ON/OFF of the transistor of a switching circuit generates TTL level signal wave (7) and (8) from the control signal generating circuit 6, gives the pulse of reversal respectively to two switching circuits, and it switches so that one signal may be outputted. [0015] Therefore, as shown in a signal wave form (5) and (6), in the time of the switch OFF of switching circuits 3 and 4, the bias voltage value of 0.65V of buffer circuits 1 and 2 is always outputted, the PNP transistor which used two switched signal wave forms (7) and (8) for buffer circuits 1 and 2 -- KOMPURIMENTARI (complementary symmetry) -- it is outputted by the adder circuit 5 of the buffer configuration using an NPN transistor with a property as a signal wave form (9) of analog signal addition where black level is not changed. In this example, although two analog signals were considered as the input, three or more switching and addition of an analog signal are attained by putting the above-mentioned circuitry in order. [0016]

[Effect of the Invention] As explained above, the analog switch circuit of this invention Two analog signals are incorporated as an input in the buffer circuit of a PNP transistor. It has an electrical-potential-difference setting diode circuit by the transistor used for the switching circuit in the buffer circuit, and the PNP transistor of this property. By doubling the analog signal of each switched network in an adder circuit, and controlling ON/OFF of a transistor by the signal generating circuit The reference voltage level (black level) of the analog output signal after being switched is secured without fluctuation, and can raise the precision of a DC characteristic.

[Translation done.]

\* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the circuit diagram of the analog switch circuit of one example of this invention. [Drawing 2] It is drawing showing the signal wave form of the switching operation of the analog switch circuit of this example.

[Drawing 3] It is the circuit diagram of the shunt mold transistor switching circuit of the conventional example.

[<u>Drawing 4</u>] It is the circuit diagram of the shunt mold switching circuit equipped with the fixed bias voltage of the conventional example.

[Description of Notations]
1 Two Buffer circuit

3 Four Switching circuit

3 Four Switching circui 5 Adder Circuit

6 Signal Generating Circuit


## [Translation done.]

\* NOTICES \*


JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## DRAWINGS




[Drawing 1]



//2 パップ回路 3.4 スケナ回路 5 加寬回路 信号発生回路

[Drawing 2]



[Translation done.]

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開平6-90126

(43)公開日 平成6年(1994)3月29日

(51)Int.Cl. <sup>5</sup> H 0 3 G	11/04	識別記号	庁内整理番号 90675 I	FI	技術表示箇所
H 0 3 K					
H04N	5/18	Α			
			9184-5 J	H 0 3 K 17/60	G


	9184-5 J	H 0 3 K 17/60 G
		審査請求 未請求 請求項の数1(全 4 頁)
(21)出顯番号	特顯平4-239465	(71)出願人 000004237
		日本電気株式会社
(22)出願日	平成 4 年(1992) 9 月 8 日	東京都港区芝五丁目7番1号
		(72)発明者 山路 裕敬
		東京都港区芝五丁目7番1号日本電気株式
		会社内
		(74)代理人 弁理士 京本 直樹 (外2名)

## (54) 【発明の名称】 アナログスイッチ回路

### (57)【要約】 (修正有)

【目的】スイッチングされた後のアナログ出力信号の基 準電圧レベル (黒レベル) が変動無く確保され、DC特 性の精度を上げることができるアナログスイッチ回路を 構成する。

【構成】PNPトランジスタのバッファ回路1,2から 2 系統のアナログ信号を入力として取り込む。スイッチ 回路3,4には、バッファ回路1,2に用いたトランジ スタと同特性のPNPトランジスタによる電圧設定ダイ オード回路を備えている。そのスイッチ回路3、4によ りスイッチングされた両系統のアナログ信号は加算回路 5により加算されて出力される。信号発生回路6により スイッチ回路3、4のON/OFFをコントロールす る。



【特許請求の範囲】

【請求項1】 2系統以上のアナログ信号を入力として 取り込むバッファ回路と、前記バッファ回路に用いたト ランジスタと同特性のトランジスタによる電圧設定ダイ オード同路を備えたスイッチ回路と、前記スイッチ回路 でスイッチングされた各系統のアナログ信号を合わせる 加算回路とを有することを特徴とするアナログスイッチ 回路。

1

## [発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、信号となるアナログ情 報を開閉することで必要な信号を伝達させるスイッチに 関し、特に出力信号のDC特性を確保するアナログスイ ッチ回路に関する。

[0002]

【従来の技術】アナログスイッチとは、信号となるアナ ログ情報を開閉して必要な信号を伝達するものであり、 基本的に機械的リレー等を用いたシリーズ・バス型と半 導体特性を用いたシャント型のスイッチがある。その中 で、バイポーラ・トランジスタを用いたシャント型スイ 20 る。本発明の目的は、上記の欠点を解消し、スイッチン ッチは、以下のメリットが有り、弱電流を扱う回路で は、主流となっている。

- 機械的リレーのスイッチに比べて、スイッチ速度が速
- ・FET、高速ダイオード・ブリッジ構成に比べて、安 価でかつ簡易な構成である。
- スイッチ時のオン抵抗が低い。
- ドライブ方法が容易である。

【0003】次に、従来の同路例について図面を参照し イッチ回路の回路図、図4は従来例の一定バイアス電圧 を備えたシャント型スイッチ回路の回路図である。

- 【0004】まず、バイポーラ・トランジスタを用いた シャント型スイッチの基本的構成を図3に示す。
- [0005] との回路では、トランジスタOFF時に入 力信号を出力に伝達し (スイッチON)、トランジスタ ON時に出力端子が短絡され入力信号は出力に伝達され ない (スイッチOFF )。
- [0006] また、この回路のトランジスタのON/O FFは、TTLレベルの信号でコントロールしている。 この回路構成を基に、2系統のアナログ信号をスイッチ ングし、どちらか1系統の信号を出力し伝達する回路 で、DC特性を確保したアナログ信号出力ができる回路 構成を図4に示す。
- 【0007】との回路は、スイッチングのトランジスタ に、分圧抵抗とコンデンサを用いて一定のオフセット電 圧を与え、トランジスタON時 (スイッチOFF) の電 圧レベルの保持を行い、DC特性を確保した信号を出力 させる。

[0008]

【発明が解決しようとする課題】上述した従来の回路構 成で、スイッチングされた後のアナログ出力信号のDC 特性を考えてみると、図3のようなトランジスタスイッ チ回路では、トランジスタON時(スイッチOFF)に トランジスタのVჺェが0Vにならずに残留電圧(オフセ ット電圧)が発生するという欠占があり、DC特性が確 保できない。その改善として、図4に示すスイッチング のトランジスタに一定のバイアス電圧を与えるスイッチ 同路構成が考えられるが、分圧抵抗の精度のばらつき

2

- 10 や、コンデンサとトランジスタの内部抵抗での積分回路 の影響等による保持電圧レベルの不安定さがあり、DC 特性の精度を上げるまで至っていない。その回路構成に よる装置で現象を考えてみると、例えば、アナログ信号 をビデオ映像信号として使ったとき、2系統のビデオ映 像信号で1つの映像画面内のある領域に他の映像画面を はめ込み表示 (スーパーインポーズ等) させた場合で、 ト記回路構成でスイッチされ出力した映像信号のはめ込 み画面は、2系統それぞれのDC特性の違いにより、画 面内の黒レベルが合わず明るさが変わる問題が発生す
- グされた後のアナログ出力信号の基準電圧レベル(黒レ ベル) が変動無く確保され、DC特性の精度を上げるこ とができるアナログスイッチ回路の構成のアナログスイ ッチ回路を提供することにある。

[00009]

【課題を解決するための手段】 本発明のアナログスイッ チ回路は、2系統以上のアナログ信号を入力として取り 込むバッファ回路と、バッファ回路に用いたトランジス タと同特性のトランジスタによる電圧設定ダイオード回 て説明する。図3は従来例のシャント型トランジスタス 30 路を備えたスイッチ回路と、スイッチ回路でスイッチン グされた各系統のアナログ信号を合わせる加算回路とを 有している。

> 【作用】上記回路構成の手段により、各系統のアナログ 信号を入力として取り込むバッファ回路からの信号は、 以下の出力信号が得られる。

【0010】スイッチングによる出力信号は、バッファ 同路に用いたトランジスタと同特性のトランジスタのダ イオード回路により、バッファ回路のベース・エミッタ 間バイアス電圧と同じ一定電圧レベル値をスイッチ回路 40 のバイアス電圧として扱うことで、DC特性を常にバッ ファ回路のバイアス電圧値に確保することができる。よ って、スイッチ回路のスイッチOFF時では、常にバッ ファ同路のバイアス電圧値が出力されている。スイッチ ング後にDC特性が確保された各系統のアナログ信号 は、バッファ回路に用いたトランジスタとコンプリメン タリ(相補対称)なトランジスタを用いたバッファ構成 の加算回路により、基準のDCレベルが変動しないアナ ログ信号の出力が取り出せるように作用する。 [0011]

50 【実施例】次に、本発明の実施例について図面を参照し

て説明する。

【0012】図1は本発明の一実施例のアナログスイッ チ回路の回路図である。図1において、本実施例のアナ ログスイッチ回路は、2系統のアナログ信号を入力とし て取り込むPNPトランジスタのバッファ同路1.2 と、バッファ回路1,2に用いたトランジスタと同特性 のPNPトランジスタによる電圧設定ダイオード同路を 備えたスイッチ回路3、4と、スイッチングされた各系 統のアナログ信号を合わせる加算回路5と、トランジス タのON/OFFをコントロールする信号発生回路6と 10 で構成されている。

3

【0013】図1に示す本実施例の同路構成を基に、ス イッチングの動作概要を図2に示す信号波形を用いて以

下に説明する。 【0014】図2は本実施例のアナログスイッチ回路の スイッチング動作の信号波形を示す図である。2.系統の アナログ信号波形(1)、(2)は、入力として取り込 むバッファ同路 1.2 により、出力信号波形 (3). (4) となる。 ここで、信号波形(1), (2) は、例 えば、ビデオ映像信号でペデスタル(黒レベル)クラン 20 OFFをコントロールすることにより、スイッチングさ プされているアナログ信号を用いる。また、信号波形 (3), (4) は、PNPトランジスタ (CCでVage電 圧を O. 65 V と設定) のエミッタフォロワ出力のた め、ペデスタル(黒レベル)クランプ電圧レベルに0. 65Vバイアス電圧を加えた波形になる。信号波形 (3), (4)は、バッファ回路1,2に用いたトラン ジスタと同特性のPNPトランジスタのダイオード回路 により、バッファ回路1、2のベース・エミッタ間バイ アス電圧と同じ一定電圧レベル値(0.65V)をスイ ッチ回路3,4のバイアス電圧として扱い、スイッチ回 30 の回路図である。 路のON/OFFに対応して、ペデスタル(黒レベル) レベルを常に0.65Vのバイアス電圧値に確保した信 号波形(5), (6)を出力する。スイッチ回路のトラ ンジスタのON/OFFは、コントロール信号発生回路 6からTTLレベル信号波形(7).(8)を発生さ せ、2系統のスイッチ回路に各々反転のバルスを与え、 1 系統のみの信号が出力されるようにスイッチを行う。 [0015] そのため、信号波形(5)、(6) に示す\*

\*ようにスイッチ回路3.4のスイッチOFF時では、常 にバッファ回路1、2の0、65Vのバイアス電圧値が 出力されている。スイッチングされた2系統の信号波形 (7), (8)は、バッファ回路1, 2に用いたPNP トランジスタとコンプリメンタリ(相補対称)な特性を 持つNPNトランジスタを用いたバッファ機成の加箟回 路5により、黒レベルが変動しないアナログ信号加算の 信号波形(9)として出力される。本実施例では、2系 統のアナログ信号を入力としたが、上記回路構成を並べ ることにより、3系統以上のスイッチングおよびアナロ グ信号の加算が可能となる。

## [0016]

【発明の効果】以上説明したように、本発明のアナログ スイッチ同路は、PNPトランジスタのバッファ同路で 2 系統のアナログ信号を入力として取り込み、スイッチ 回路にバッファ回路に用いたトランジスタと同特性のP NPトランジスタによる電圧設定ダイオード回路を備 え、スイッチングされた各系統のアナログ信号を加算回 路で合わせ、信号発生回路によりトランジス々のONノ れた後のアナログ出力信号の基準電圧レベル(里レベ ル)が変動無く確保され、DC特性の精度を上げること ができる。

## 【図面の簡単な説明】

【図1】本発明の一実施例のアナログスイッチ同路の同 路図である。


【図2】本実施例のアナログスイッチ回路のスイッチン グ動作の信号波形を示す図である。

【図3】従来例のシャント型トランジスタスイッチ回路


【図4】従来例の一定バイアス電圧を備えたシャント型 スイッチ回路の回路図である。 【符号の説明】

- 1. 2. バッファ回路
- 3.4 スイッチ回路
- 5 加复同路
  - 信号発生同路

[図3]




【図41



77. VIIV

TTLUNIV



-Vce

信号発生回路

//2 パップ回路

3.4 スケナ回路

ストック回路出力信号II